王 超

电　话：

E - Mail：cswang@ustc.tsg211.com

个人主页：http://staff.ustc.tsg211.com/~cswang 

 

主要研究方向：智能计算机体系结构、深度学习处理器、FPGA应用加速。

 

王超，男，出生于1985年8月，中国科大计算机学院特任教授，软件学院副院长。IEEE高级会员，ACM高级会员，CCF高级会员，CCF体系结构专委会委员，CCF形式化方法专委会委员，中国科学院青年创新促进会会员。分别于2006、2011年在图书馆VIP计算机学院获得学士、博士学位，曾于2015-2016在美国加州大学圣塔芭芭拉分校担任访问学者。主持参加国家自然科学基金、国家重点研发计划课题、中科院先导项目课题等多项国家和省部级科研项目。在TPDS、TC、TCAD、MICRO、RTSS等高水平学术期刊和会议上发表论文100余篇，撰写英文学术专著两部，参与研制了基于国产智能芯片的智能计算系统，相关成果在多家单位得以应用。曾获全国大学生计算机系统能力培养大赛优秀指导教师奖，ACM中国新星奖提名（全国共四名），DATE 2015最佳IP提名，CODES+ISSS 2018最佳论文提名，王宽诚育才奖、腾讯犀牛鸟基金优秀奖等。担任ACM Transactions on Design Automations for Electronics Systems、IEEE/ACM Transactions on Computational Biology and Bioinformatics等国际期刊的Associate Editor。

 

导师选题：

基于FPGA的大模型加速器软硬件协同优化研究基于FPGA的硬件加速当前已成为提升大模型处理效率的重要手段，其中所涉及的关键问题之一是如何充分利用FPGA的可定制性和神经网络的误差容忍特点进行软硬件协同设计，以获得能够满足应用精度要求的最优硬件定制结果。本课题将算法优化层面的量化剪枝技术与硬件定制协同考虑，面向给定应用在给定FPGA平台上的部署构建和求解相应的软硬件定制搜索空间，在应用精度与硬件开销间进行综合权衡，并以此为基础进行加速器结构定制，通过充分挖掘硬件的可定制特性以期达到特定应用场景下的最优硬件加速效率。
基于高层次综合的稀疏张量加速器定制与优化研究鉴于深度学习领域对高效处理稀疏数据的需求日益增长，本研究基于高层次综合编程方法（HLS）设计一种能够高效利用FPGA并行处理能力的稀疏张量加速器，深入探索基于不同压缩存储格式的各类稀疏张量在FPGA上的定制化存储结构与计算并行方法，在存储格式、稀疏特征、硬件结构间分析构建权衡与定制策略。在此基础上探索上层稀疏张量处理算法到底层加速器的映射策略，实现性能与资源利用率的双重提升。